● Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために のレビュー・感想
【おすすめ度】:
【タイトル】: 題目通りテストベンチを作成する為の本！
【コメント】: 本の構成は初めに
１テストベンチの基本構成：
　クロックの記述、遅延の付け方、ブロッキング代入及びノンブロックキング代入の違い、
　クロックエッジによるデータの設定、クロック周期に対する遅延時間の問題などテスト
　ベンチを構成するのに必要な事が書かれています。
２システム・タスクとステートメント：
　$display、$time、`timescale、`define、wait、repeatなど予約語のシステム...

● Verilog‐HDLによるテストベンチ―アサーション検証の効率化のために のレビュー・感想
【おすすめ度】:
【タイトル】: スマートな検証環境を作る事ができます
【コメント】: そもそもVerilogは、assgn文、always文、case文さえ覚えれば回路を書く事ができますが、この本はその先、言わば検証環境構築をするのに参考となる記述が書いてあります。この本があればスマートな検証環境を作る事ができます。Verilogの基本的な内容は”入門Verilog HDL記述―ハードウェア記述言語の速習&実践”にまかせましょう。